PAT-NO:

JP405136477A

DOCUMENT-IDENTIFIER:

JP 05136477 A

TITLE:

LAMINATED-TYPE PIEZOELECTRIC ACTUATOR ELEMENT

AND ITS

MANUFACTURE

PUBN-DATE:

June 1, 1993

INVENTOR-INFORMATION:

NAME

GOTO, YOSHIHIRO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NEC KANSAI LTD

N/A

APPL-NO:

JP03300055

APPL-DATE:

November 15, 1991

INT-CL (IPC): H01L041/09

ABSTRACT:

PURPOSE: To prevent discharge damage on the ceramic surface of a laminated-

type piezoelectric actuator element in the manufacturing process.

CONSTITUTION: After dividing ceramic blocks into element pieces 8 in the

manufacturing process of laminated-type piezoelectric actuator element, an

internal electrode 3 exposed to the surface of an exposed cross section 15 is

covered with an insulator 10 such as glass on at least every other layer, or an

insulating film such as $\underline{\text{silicon dioxide}}$ is formed homogeneously on the cross

section. As a result, the internal electrode to be exposed on the cross

section of the element is $\underline{covered}$ with an insulator on at least every other

layer. Therefore, deterioration of the surface resistance due to flaws or foreign materials is restrained, and moisture resistance, and loaded lifetime can be improved.

COPYRIGHT: (C) 1993, JPO&Japio

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-136477

(43)公開日 平成5年(1993)6月1日

(51)Int.Cl.⁵

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 1 L 41/09

9274-4M

H01L 41/08

S

審査請求 未請求 請求項の数2(全 9 頁)

(21)出願番号

特願平3-300055

(71)出願人 000156950

関西日本電気株式会社

滋賀県大津市晴嵐2丁目9番1号

(22)出願日

平成3年(1991)11月15日

(72)発明者 後藤 芳宏

滋賀県大津市晴嵐2丁目9番1号関西日本

電気株式会社内


(54) 【発明の名称 】 積層型圧電アクチュエータ素子およびその製造方法


(57)【要約】

【目的】 積層型圧電アクチュエータ素子のセラミック 表面における放電破壊の発生を防止する。

【構成】 積層型圧電アクチュエータ素子の製造工程でセラミックのブロック4を素子個片8に分割した後、露出した切断面15の表面に露出した内部電極3を、少なくとも一層おきにガラス等の絶縁物10で被覆する。または、切断面15に一様に二酸化シリコンのような絶縁膜を形成する。

【効果】 素子切断面に露出する内部電極3は少なくとも一層おきに絶縁物で被覆されるので、傷や異物の付着による表面抵抗の低下が抑えられ、耐湿負荷寿命が改善できる。





12/28/04, EAST Version: 2.0.1.4

【特許請求の範囲】

【請求項1】圧電性セラミックシートと内部電極層とを 交互に積層し焼結して得た焼結体をブロックに分割する 工程と、前記ブロックの対向する側面上にこのブロック 側面に露出した露出部を一層おきに絶縁体に設けた後、 前記側面上に外部電極を設ける工程と、前記外部電極が 設けられたブロックを切断して最小単位の素子個片に分 割する工程と、前記素子個片にリード線を接続し外装を 施す工程とを含む積層型圧電アクチュエータ素子の製造 方法において、前記素子切断工程後に切断面に露出した 10 内部電極層を絶縁性部材で被覆したことを特徴とする積 層型圧電アクチュエータ素子の製造方法。

【請求項2】前記請求項1記載の積層型圧電アクチュエ ータ素子の製造方法による素子において、前記切断面に 露出した複数の内部電極層において任意の隣接する2つ の内部電極層のうち少なくとも一方の層は絶縁性部材で 被覆されていることを特徴とする積層型圧電アクチュエ ータ素子。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は積層型圧電アクチュエ ータ素子に関し、特にその信頼性を改善するための素子 構造に関する。

[0002]

【従来の技術】従来の積層型圧電アクチュエータ素子 (以下素子と記す)は、図5に示すような諸工程を経 て、図6に示す構造のものを作っていた(例えば特開昭 57-79034, 参考文献として「PROCEEDINGS OF THE 3RD SENSOR SYMPOSIUM, 1983.PP261 ~265 」がある)。

【0003】図5は従来の素子の製造方法を示す工程図 30 であり、図6はその製造途中工程での素子の状態を示す 斜視図である。

【0004】従来、素子を以下のように製作していた。 図5に示すように、まず混練工程Aで圧電性セラミック の粉末と溶剤とを混練した泥しょうを作った後、厚膜セ ラミックシート形成工程Bで100~200μmのセラ ミックシートを形成する。次に電極ペースト印刷工程C でこのセラミックシート上に電極ペーストを10~20 μmの厚さに印刷し、シート打抜工程Dで所定の大きさ に打ち抜く。この後積層、プレス工程Eで打ち抜いたシ 40 ートを数10枚積層しプレスしてから、焼結工程Fで高 温で焼成を行って図6(a)に示すようなセラミックシ ート2と内部電極3とが多数積層された焼結体1を得 る。

【0005】次にブロック切断工程Gでこの焼結体1を 図6(b)に示すような短冊状のブロック4に切断した 後、ガラス絶縁形成工程Hで図6(c)に示すようにブ ロック4の切断面に露出した内部電極3の露出部を一層 おきにガラス絶縁部5で覆う。

側面上に図6(c)に示すように外部電極6を形成し て、この側面に露出した内部電極3を一層おきに電気的

【0007】その後、素子切断工程Kに入りブロック4 を図6(b)に示す切断部9に沿ってマルチワイヤーソ にて個々の素子個片に切断し、さらにリード付け・外装 工程しにて外部電極6にリード線7を半田付けし、外装 樹脂を静電塗装して素子8を完成する。

[8000]

に接続する。

【発明が解決しようとする課題】ところで、上述した製 造方法により得られた素子8は以下に述べるように信頼 性が十分ではなかった。

【0009】まず、従来の素子8に対して信頼性試験を 行った。試験は耐湿負荷寿命試験で65℃95%RHの 環境条件で定格直流電圧を連続印加して素子8に直列に 接続したヒューズの溶断により短絡不良を検知する。こ の試験結果を図3に示す。従来素子は試験開始から50 ~100時間後に最初の不良が発生し、さらに約500 時間後に約50%が不良となり、約1000時間で全数 20 が不良になった。

【0010】不良となった素子は大半が図6(c)に示 す内部電極露出面Sで、放電破壊を起こしていた。この 放電の原因を調査した結果、以下の要因が統計確率的に 有意であることがわかった。

- (1) 図5に示す素子製造工程のうち、素子切断工程Kの 後は図6に示す切断面15は内部電極3が露出したまま であること
- (2) マルチワイヤーソ切断時には砥粒, ワイヤーソーの ピアノ線から発生する鉄の微粒子、ブロックの切り代か ら発生する内部電極成分である銀やパラジウムの微粒子 等が切断面15に付着し、切断後の洗浄工程でこれらの 不純物が完全には除去されず残ること。
- (3) 素子個片に切断した後、リード線の半田付けおよび 外装樹脂塗装工程しにおいて、素子取扱時に素子表面に 傷が入ったり、異物が付着したりすること。

【0011】以上(1)~(3)の要因はお互いに影響し合 って素子駆動時の寿命、特に耐湿負荷寿命を決定してい ると推定される。特に(1)の要因は図6(c)に示す従 来の積層型圧電アクチュエータ素子の特徴でもある一 方、耐湿負荷寿命に対しては不都合な要因である。

[0012]

【課題を解決するための手段】本発明の積層型圧電アク チュエータ素子は、前記素子切断工程後に切断面に露出 した内部電極の表面をガラス等の無機材からなる絶縁性 部材で被覆した後、外装樹脂を塗装することを特徴とす る。

[0013]

【作用】上記の構成によると、素子側面は内部電極が直 接露出しないため、素子側面に不純物が付着したり、傷 【0006】次いで外部電極形成工程Jでブロック4の 50 が入ったりしても内部電極間が短絡することはない。ま

た水分が外装樹脂に侵入してセラミック表面に達して も、対向する内部電極間の表面抵抗が低下しにくくな り、放電に到る危険性が少なく、耐湿負荷寿命が改善で きる。

[0014]

【実施例】以下に本発明の最適な実施例について図面を 参照して説明する。図1 (a)は本発明の実施例を示す 素子の斜視図である。

【0015】本実施例では図2に示す製造工程にしたがって以下に述べる条件で素子を形成し、信頼性試験を行 10って効果を確認した。

【0016】なお、以下の製造工程の説明では先に示した図6も参照し、同様な工程は同一符号で表示している。まず、圧電性セラミックの粉末と溶剤とを混練した後、約130μmのセラミックシート2を形成する。次にこのセラミックシート2上に電極ペーストを10μmの厚さに印刷して内部電極3を形成した後、このシートを所定の大きさに打ち抜き、例えば130枚積層してプレスしプレス体を作る。次にこのプレス体を1120℃で2時間焼成して図6(a)に示すような焼結体1とし 20た後、図6(b)に示すような短冊状のブロック4に切断する。

【0017】次いで、この短冊状のブロック4の一方の 切断面に露出した内部電極3上に一層おきにガラス絶縁 物5を形成する。次いでもう一方の側面に露出した内部 電極3上にも一層おきにガラス絶縁物5を形成する。こ の後、ガラス絶縁物5の形成された2つの側面に外部電 極6を設け、マルチワイヤーソにて個々の素子8に切断 して分割する。次に素子8の切断面15への絶縁部材の 被覆作業を説明する。

【0018】まず、絶縁部材としてガラスペーストを準備する。このガラスペーストを用いてスクリーン印刷をするためのスクリーンマスクを準備する。このスクリーンマスクのパターンは一定間隔のストライプ状とする。図1(b)に示すガラス被覆幅12とガラス被覆ピッチ13は例えば次の3種の値を設定することができる。(1)ガラス被覆幅12は図1(b)に示す内部電極間隔11と同一としガラス被覆ピッチ13は内部電極間隔11の2倍とする。

(2) ガラス被覆幅12は内部電極間隔11よりも小さくし (例えば1/2倍) ガラス被覆ピッチ13は内部電極間隔11と同一とする。

(3) ガラス被覆幅12は内部電極間隔11より大きくガラス被覆ピッチ13は内部電極間隔11と同一とする。【0019】(1),(2)の場合、印刷時に内部電極3がガラス被覆部10内に入るように目合わせをする必要がある。内部電極間隔11はセラミックシート2の厚さやプレス体焼成時の収縮具合により変動するから、焼結体1ごとにスクリーンパターンを製版する必要があり、必ずしも現実的な手段とは言えない。

【0020】(3) の場合、印刷前に内部電極3とガラス被覆部10の両者の方向を合わせた後、印刷すれば内部電極3は少なくとも一層おきにガラス被覆部10により

電極3は少なくとも一層おきにガラス被覆部10により 被覆される。本実施例では以上の理由により(3) に基づ いてガラス被覆幅12およびガラス被覆ピッチ13を設

計した。

【0021】本実施例における内部電極間隔11は約110μmであるので、ガラス被覆幅12は150μmとしガラス被覆ピッチ13は220μmとした。ガラス被覆幅12をさらに大きな値にすると、ガラスペーストを印刷し焼付ける際にガラスの収縮率とセラミックの収縮率のちがいによりガラスにクラックが入り防湿効果がでないため、ガラス被覆幅12は内部電極間隔11よりも極端に大きくできず、またガラス被覆ピッチ13は同様な理由で内部電極間隔11の2倍よりも極端に小さくはできなかった。設計されたマスクを用いて内部電極層方向とスクリーンパターンのストライプ方向が一致するように位置合わせをしたのち、ガラスペーストを印刷する。

【0022】本実施例により作成された素子の側面の印刷状態を図1(b)に示す。これによると隣接する2つの内部電極3のうち少なくとも一方はガラス被覆部10で被覆されている。印刷後、約120℃で乾燥し、ペースト中の溶剤を揮発させる。次に素子のもう一方の切断面15にも前記と同様な方法でガラスペーストを印刷する。次にガラスを600℃程度で焼付ける。ガラス焼付け後のガラス被覆幅12はガラス焼付け前のそれと同一寸法であった。

【0023】次に外部電極6にリード線7を半田付け 30 し、外装樹脂を静電塗装して素子8を完成する。

【0024】次に完成した素子8に対して信頼性試験を行った結果について述べる。信頼性の判定は65℃95%RHの環境条件下で定格直流電圧を素子8に連続印加して素子8に直列に接続したヒューズが溶断したか否かで素子8の不良を検出し、不良発生までの試験時間と累積不良率の関係を図にプロットして判定した。

【0025】試験結果を図4に示す。図から本実施例による素子では前述した従来素子に比して不良の発生が遅く、試験開始から300~400時間後に最初の不良が発生し、2000時間で合計50%が不良となり、4000時間で全数が不良になるという結果が得られた。【0026】

【実施例2】図3(a)は本発明の第2の実施例を示す素子の斜視図である。この実施例は実施例1のガラスのスクリーン印刷に代えて、二酸化シリコンのような絶縁膜14をスパッタリング法により素子8の切断面15に付着させた例である。図3(b)に示す絶縁膜14の厚さは2~10μmである。本実施例では切断面15に一様に絶縁膜14を形成したが、実施例1の考えに基づいてストライプ状のマスクを準備してスパッタリングし、

5

絶縁膜14をストライプ状に形成してもよい。実施例1において、ガラスを切断面15全面に印刷して焼付けた場合、セラミックとガラスの膨張率が大きく異なる理由により、ガラスにクラックが入り、目的とする効果が得られなかったため、ストライプ状にガラスを印刷してガラス表面の応力集中を緩和することにより、クラックの発生を防止できたが、実施例2では絶縁膜14を薄く形成できるので、全面に被覆してもクラックは発生しなかった。しかし絶縁膜14の厚さが厚くなるとクラックの発生が生じるため、前述のようにストライプ状に形成す10る必要がある。

【0027】実施例2により製造した素子を用いて実施例1と同様な試験を実施すると、実施例1で述べた結果と同等の結果を得た。

【0028】SiO2 膜の代わりにAl2 O3 膜やTa2 O5 膜等の酸化膜でも同様な結果が確認された。またSi3 N4 のような窒化膜でも同様な結果が得られた。また成膜方法はスパッタリング法だけでなく、蒸着法、イオンプレーティング法、反応性CVD法等で実施しても同様な効果が確認された。

[0029]


【発明の効果】以上説明したように、本発明は内部電極 露出面をガラスや二酸化シリコン等の絶縁膜で被覆する ことにより、異物が付着したり、傷が入ったりしても内 部電極間が短絡することがない。また水分が外装樹脂に 侵入してセラミック表面に達しても、対向する内部電極 間の表面抵抗が低下しにくくなり、放電に到る危険性が 少なく、耐湿負荷寿命が改善できる。

【図面の簡単な説明】


6


- 【図1】 本発明の実施例1を示す積層型圧電アクチュエータ素子
- (a)斜視図
- (b) 部分拡大断面図
- 【図2】 本発明の実施例1の製造工程を示す工程図
- 【図3】 本発明の実施例2を示す積層型圧電アクチュエータ素子
- (a)斜視図
- (b) 部分拡大断面図
- 0 【図4】 本発明の実施例1による素子および従来の製造方法による素子の信頼性試験の結果を示す図
 - 【図5】 従来の素子の製造工程を示す工程図
 - 【図6】 従来の製造途中工程での素子の斜視図 【符号の説明】
 - 1 焼結体
 - 2 セラミックシート
 - 3 内部電極
 - 4 ブロック
 - 5 ガラス絶縁部
- 20 6 外部電極
 - 7 リード線
 - 8 素子
 - 9 切断部
 - 10 ガラス被覆部
 - 11 内部電極間隔
 - 12 ガラス被覆幅
 - 13 ガラス被覆ピッチ
 - 14 絶縁膜
 - 15 切断面


【図1】













【図2】







12/28/04, EAST Version: 2.0.1.4

【図5】

